| Registos Bibliográficos associados ao registo de autoridade |
|
Etiqueta de registo: 00230nam 2200025 450
001 1307795
003 http://id.bnportugal.gov.pt/bib/catbnp/1307795
100 ## $a20050114d2003 k y0pory0103 ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 001yy
106 ## $ar
200 1# $aSemantic and context-aware service discovery in spontaneous networks$bTexto policopiado]$fJosé Ricardo Mota Iria$gorient. Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2003
215 ## $aXXII,129 f.$cil.$d30 cm
320 ## $aBibliografia, f. 121-129
328 #0 $bTese mestr. $cEngenharia Informática e de Computadores$eInstituto Superior Técnico, Univ. Téc. de Lisboa$d2003
675 ## $a004.4(043)$vBN$zpor$3827344
675 ## $a519.68(043.2)$vBN$zpor$3342254
700 #1 $aIria,$bJosé Ricardo Mota$31194842
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
712 02 $aUniversidade Técnica de Lisboa.$bInstituto Superior Técnico$4295$3175770
966 ## $lBN$mFGMON$sP. 20331 V.$x1
Etiqueta de registo: 00230nam 2200025 450
001 1714164
003 http://id.bnportugal.gov.pt/bib/catbnp/1714164
100 ## $a20090527d2007 k y0pory01030103ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 000yy
106 ## $ar
200 1# $aLAYGEN - automatic layout generation of analog ICs based on hierachical template descriptions
and intelligent computing techniques$fNuno Calado Correia Lourenço$gorient. Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2007
215 ## $aXIV, 150 p.$cil.$d30 cm
320 ## $aBibliografia, p. 147-150
328 #0 $bTese mestr.$cEngenharia Electrotécnica e de Computadores$eInst. Superior Técnico, Univ. Técnica de Lisboa$d2007
675 ## $a621.3.04(043)$vBN$zpor$31227036
675 ## $a681.5(043)$vBN$zpor$3297997
675 ## $a004.92(043)$vBN$zpor$31233873
700 #1 $aLourenço,$bNuno Calado Correia$31378004
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
712 02 $aUniversidade Técnica de Lisboa.$bInstituto Superior Técnico$4295$3175770
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sP. 26292 V.$x1
Etiqueta de registo: 00230nam 2200025 450
001 1679994
003 http://id.bnportugal.gov.pt/bib/catbnp/1679994
100 ## $a20080317d2006 k y0pory0103 ba
101 0# $apor$deng
102 ## $aPT
105 ## $aa m 001yy
106 ## $ar
200 1# $aAIDA - automação do fluxo de projecto de circuitos integrados analógicos$bTexto policopiado]$fGonçalo Ricardo Rito Neves$gorient. Nuno Horta
210 #9 $aLisboa$c[s.n.],$d2006
215 ## $aXV, 164 p.$cil.$d30 cm
320 ## $aBibliografia, p. 161-164
328 #0 $bTese mestr.$cEng. Electrotécnica e de Computadores$eInstituto Superior Técnico, Univ. Técnica de Lisboa$d2006
675 ## $a621.3.04(043)$vBN$zpor$31227036
675 ## $a681.5(043)$vBN$zpor$3297997
675 ## $a004.31(043)$vBN$zpor$31048018
700 #1 $aNeves,$bGonçalo Ricardo Rito$31320430
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
712 02 $aUniversidade Técnica de Lisboa.$bInstituto Superior Técnico$4295$3175770
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sS.A. 119867 V.$x1
Etiqueta de registo: 00230nam 2200025 450
001 1648589
003 http://id.bnportugal.gov.pt/bib/catbnp/1648589
100 ## $a20070528d2005 k y0pory0103 ba
101 0# $apor $deng
102 ## $aPT
105 ## $aa m 001yy
106 ## $ar
200 1# $aSistemas remotos para monitorização e análise de dados em plataformas de E-learning$bTexto policopiado]$fRui Manuel de Jesus Vaz Luis$gorient. Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2005
215 ## $aXVI, 138 p.$cil.$d30 cm
320 ## $aBibliografia, p. 133-138
328 #0 $bTese mestr.$cEngenharia Informática e de Computadores$eInstituto Superior Técnico, Univ. Técnica de Lisboa$d2005
675 ## $a004.73(043)$vBN$zpor$3813506
675 ## $a37.018(043)$vBN$zpor$3955999
675 ## $a004.65(043)$vBN$zpor$31229689
700 #1 $aLuis,$bRui Manuel de Jesus Vaz$31293114
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
712 02 $aUniversidade Técnica de Lisboa.$bInstituto Superior Técnico$4295$3175770
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sP. 23311 V.$x1
Etiqueta de registo: 00000nam 2200025 450
001 2037614
003 http://id.bnportugal.gov.pt/bib/catbnp/2037614
100 ## $a20200106d2019 k y0pory01030103ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 000yy
106 ## $ar
200 1# $aYield-aware analog IC design and optimization in nanometer-scale technologies$fAntónio Manuel Lourenço Canelas$gsupervisor Nuno Cavaco Gomes Horta, Jorge Manuel Correia Guilherme
210 #9 $aLisboa$c[s.n.],$d2019
215 ## $aXXII, 206 p.$cil.$d30 cm
328 #1 $aTese dout. Electrical and Computer Engineering, Instituto Superior Técnico, Universidade
de Lisboa, 2019
675 ## $a681.5(043)$vBN$zpor$3297997
675 ## $a004.02(043)$vBN$zpor$31286563
675 ## $a004.72(043)$vBN$zpor$3959974
675 ## $a519.23/24(043)$vBN$zpor$31777254
700 #1 $aCanelas,$bAntónio Manuel Lourenço$31772713
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
702 #1 $aGuilherme,$bJorge Manuel Correia$4727$3169817
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sS.A. 174186 V.$x1
Etiqueta de registo: 00230nam 2200025 450
001 1380048
003 http://id.bnportugal.gov.pt/bib/catbnp/1380048
100 ## $a20060908d2005 k y0pory0103 ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 001yy
106 ## $ar
200 1# $aEvolving standards in e-learning VIANET$bTexto policopiado]$e a case of study$fDavid Alexandre Mendes da Silva Simões$gorient. Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2005
215 ## $aXXII, 230 p.$cil.$d30 cm
320 ## $aReferences, p. 217-230
328 #0 $bTese mestr.$cEngenharia Informática e de Computadores$eInstituto Superior Técnico, Univ. Técnica de Lisboa$d2005
675 ## $a004.73(043)$vBN$zpor$3813506
675 ## $a37.018(043)$vBN$zpor$3955999
700 #1 $aSimões,$bDavid Alexandre Mendes da Silva,$f1978-$31257754
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
712 02 $aUniversidade Técnica de Lisboa.$bInstituto Superior Técnico$4295$3175770
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sP. 22086 V.$x1
Etiqueta de registo: 00000nam 2200025 450
001 1916970
003 http://id.bnportugal.gov.pt/bib/catbnp/1916970
100 ## $a20151202d2015 k y0pory01030103ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 000yy
106 ## $ar
200 1# $aPlacement, routing and parasitic extraction techniques applied to analog IC design
automation$fRicardo Miguel Ferreira Martins$gsupervisor Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2015
215 ## $aXXVI, 186 p.$cil.$d30 cm
320 ## $aBibliografia, p. 171-180
328 #1 $aTese dout. Electrical and Computer Engineering, Instituto Superior Técnico, Universidade
de Lisboa, 2015
675 ## $a681.5(043)$vBN$zpor$3297997
675 ## $a007(043)$vBN$zpor$3480725
700 #1 $aMartins,$bRicardo Miguel Ferreira$31628666
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sS.A. 160134 V.$x1
Etiqueta de registo: 00909cam 2200253 450
001 382114
003 http://id.bnportugal.gov.pt/bib/catbnp/382114
005 19981230000000.0
095 ## $aPTBN00408293
100 ## $a19930113d1992 k y0pory0103 ba
101 0# $apor$deng
102 ## $aPT
105 ## $aa m 001yy
106 ## $ar
200 1# $aSíntese automática de arquitecturas de conversores de sinal com redistribuição de
carga$bTexto policopiado]$fNuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d1992
215 ## $aXV, 124 p.$cil.$d30 cm
320 ## $aBibliografia, p. 119-124
328 ## $aTese mestr. Eng. Electrotécnica e de Computadores, Univ. Técnica de Lisboa, 1992
675 ## $a681.3(043.2)$vBN$zpor$3300199
675 ## $a681.32(043.2)$vBN$zpor$3351256
700 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$383100
801 #0 $aPT$bBN$gRPC
966 ## $c2$lBN$mFGMON$nDup. em folhas soltas em capa$sS.A. 6705 A.$x1
966 ## $c2$lBN$mFGMON$nDup. em folhas soltas em capa$sS.A. 6705 A.$x1
Etiqueta de registo: 00000nam 2200025 450
001 2001149
003 http://id.bnportugal.gov.pt/bib/catbnp/2001149
100 ## $a20180921d2018 m y0pory01030103ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 000yy
106 ## $ar
200 1# $aLogarithmic voltage-to-time converter for analog-to-digital signal conversion$fMauro Edgar Pereira Figueiredo Santos$gorient. Nuno Cavaco Gomes Horta, Jorge Manuel Correia Guilherme
210 #9 $aLisboa$c[s.n.],$d2018
215 ## $aXIII, 104 p.$cil.$d30 cm
328 #1 $aTese dout. Computer Engineering, Instituto Superior Técnico, Universidade de Lisboa,
2018
675 ## $a621.39(043)$vBN$zpor$3297878
700 #1 $aSantos,$bMauro Edgar Pereira Figueiredo$31725319
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
702 #1 $aGuilherme,$bJorge Manuel Correia$4727$3169817
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sS.A. 169635 V.$x1
Etiqueta de registo: 00886cam 2200241 450
001 941552
003 http://id.bnportugal.gov.pt/bib/catbnp/941552
005 19990615000000.0
095 ## $aPTBN00955889
100 ## $a19980205d1997 k y0pory0103 ba
101 0# $apor$deng
102 ## $aPT
105 ## $aa m 001yy
106 ## $ar
200 1# $aSíntese automática de sistemas de conversão de sinal a partir de descrições ao nível
do algoritmo$bTexto policopiado]$fNuno Cavaco Gomes Horta
210 #9 $a[Lisboa$cs.n.],$d1997
215 ## $aXXIII, 166 p.$cil.$d32 cm
320 ## $aBibliografia, p. 159-160
328 ## $aTese dout. Engenharia Electrotécnica e de Computadores, Univ. Técnica Lisboa, 1997
675 ## $a621.3(043)$vBN$zpor$3297328
700 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$383100
801 #0 $aPT$bBN$gRPC
966 ## $c2$lBN$mFGMON$nDupl. de f. soltas em caixa$sS.A. 7248 A.$x1
966 ## $c2$lBN$mFGMON$nDupl. de f. soltas em caixa$sS.A. 7248 A.$x1
Etiqueta de registo: 00230nam 2200025 450
001 1892714
003 http://id.bnportugal.gov.pt/bib/catbnp/1892714
100 ## $a20141226d2014 k y0pory01030103ba
101 0# $aeng
102 ## $aPT
105 ## $aa m 001yy
106 ## $ar
200 1# $aAnalogic IC design automation$eapproaches and challenges$esumário$fNuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2014
215 ## $a13 p.$cil.$d30 cm
300 ## $aSumário pormenorizado para provas de agregação apresentadas no Dep. de Eng. Electrotécnica
e de Computadores, Inst. Sup. Técnico, Univ. Técnica de Lisboa, 2014
320 ## $aContém bibliografia
675 ## $a378.14(079)$vBN$zpor$31467498
675 ## $a004.2(079)$vBN$zpor$31597200
700 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$383100
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sS.C. 140790 V.$x1
Etiqueta de registo: 00230nam 2200025 450
001 1891722
003 http://id.bnportugal.gov.pt/bib/catbnp/1891722
100 ## $a20141226d2014 k y0pory01030103ba
101 0# $apor$deng
102 ## $aPT
105 ## $ay m 001yy
106 ## $ar
200 1# $aArquitetura de computadores$erelatório$fNuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2014
215 ## $aII, 17, [1] p.$cil.$d30 cm$ecurriculum vitae (29 p.)
215 ## $a1 disco ótico (CD-ROM) em caixa$d13 x 14 x 1 cm
300 ## $aRelatório sobre unidade curricular para provas de agregação apresentadas no Dep. de
Eng. Electrotécnica e de Computadores, Inst. Sup. Técnico, Univ. Técnica de Lisboa,
2014
305 ## $aEd. impressa e em CD-ROM
320 ## $aContém bibliografia
675 ## $a378.14(079)$vBN$zpor$31467498
675 ## $a004.2(079)$vBN$zpor$31597200
700 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$383100
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mDEM$sS.C. 43511 P.$x1
966 ## $lBN$mFGMON$sS.C. 139547 V.$x1
Etiqueta de registo: 00000nam 2200025 450
001 1901945
003 http://id.bnportugal.gov.pt/bib/catbnp/1901945
100 ## $a20150526d2014 k y0pory01030103ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 000yy
106 ## $ar
200 1# $aAutomatic analog IC sizing and optimization constrained with PVT corners and layout
effects$fNuno Calado Correia Lourenço$gsupervisor Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2014
215 ## $aXVII, 140 p.$cil.$d30 cm
320 ## $aBibliografia, p. 133-140
328 #1 $aTese dout. Electrical and Computing Engineering, Instituto Superior Técnico, Univ.
de Lisboa, 2014
675 ## $a621.3.04(043)$vBN$zpor$31227036
675 ## $a681.5(043)$vBN$zpor$3297997
675 ## $a004.92(043)$vBN$zpor$31233873
700 #1 $aLourenço,$bNuno Calado Correia$31378004
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sS.A. 157685 V.$x1
Etiqueta de registo: 00832nam 02200241 04500
001 1957370
003 http://id.bnportugal.gov.pt/bib/catbnp/1957370
100 ## $a20170301d2016 m y0pora0103 ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa z 000yy
106 ## $ar
200 1# $aOptimal stpck market investments based on evolutionary computation techniques and
technical analysis$fJosé Manuel Matias Pinto$gorient. Rui Fuentecilla Maia Ferreira Neves, Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2016
215 ## $aXXVI, 119 p.$cil.$d30 cm
328 #1 $aTese dout. Electrical and Computer Engineering, Instituto Superior Técnico, Universidade
de Lisboa, 2016
675 ## $a004.8(043)$vBN$zpor$31234122
675 ## $a519.2(043)$vBN$zpor$3326975
675 ## $a336.76(043)$vBN$zpor$31230818
700 #1 $aPinto,$bJosé Manuel Matias$31673725
702 #1 $aNeves,$bRui Fuentecilla Maia Ferreira$4727$31677805
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sP. 47132 V.$x1
Etiqueta de registo: 00000nam 2200025 450
001 2000853
003 http://id.bnportugal.gov.pt/bib/catbnp/2000853
100 ## $a20180918d2018 k y0pory01030103ba
101 0# $aeng$dpor
102 ## $aPT
105 ## $aa m 000yy
106 ## $ar
200 1# $a A new family of CMOS cascode-free amplifiers with high energy-efficiency and gain
improvement$fRicardo Filipe Sereno Póvoa$gorient. João Carlos da Palma Goes, Nuno Cavaco Gomes Horta
210 #9 $aLisboa$c[s.n.],$d2018
215 ## $aXX, 192 p.$cil.$d30 cm
328 #1 $aTese dout. Electrical and Computer Engineering, Instituto superior Técnico, Univ.
de Lisboa, 2018
675 ## $a621.31(043)$vBN$zpor$3341272
675 ## $a004.4(043)$vBN$zpor$3787169
700 #1 $aPóvoa,$bRicardo Filipe Sereno$31724852
702 #1 $aGoes,$bJoão Carlos da Palma$4727$3974194
702 #1 $aHorta,$bNuno Cavaco Gomes,$f1965-$4727$383100
801 #0 $aPT$bBN$gRPC
966 ## $lBN$mFGMON$sS.A. 169720 V.$x1
|
|
|
